预放电回路设计指南
1. 预放电的必要性
当电池组通过放电MOS直接接入后级电路(如DAB变换器)时,后级电路低压侧通常存在较大的输入电容。若直接闭合放电MOS,电池组将对电容进行近似短路充电,瞬间电流仅受回路寄生阻抗限制,峰值可达数百安培,进而可能导致放电MOS过流损坏、电容因浪涌电流而损坏,以及连接器触点烧蚀。
预放电回路的基本原理是:在主回路MOS闭合前,先通过串联限流电阻将后级电容预充电至接近电池电压,再闭合主MOS。此时主MOS两端压差极小,合闸电流可控,从而实现对关键器件的有效保护。
2. 基本电路模型
预放电回路的等效模型为经典RC充电电路:
预放回路(预放时闭合)
┌──────────────────────────────┐
│ │
Vu(+)───┤ [预放MOS] ─── [R_precharge] ├───┬─── Vpack(+)
│ │ │
└──────────────────────────────┘ │
│
主回路(预放完成后闭合) ┤ C_load
┌──────────────────────────────┐ │
│ │ │
Vu(+)───┤ [主放电MOS] ├───┘
│ │
└──────────────────────────────┘
Vu(-)───────────────────────────────────────── GND
预放时,预放MOS闭合、主放电MOS断开,电流路径为:电池组(+) → 预放MOS → R → C_load → GND → 电池组(-),等效为R-C串联充电回路。预放完成后,主放电MOS闭合,预放MOS断开,电池组直接驱动后级负载。
电容充电公式:
其中 为电容初始电压。预放电场景下电容初始电压为0,公式简化为:
其中:
- :电容初始电压(预放电时为0V)
- :电源电压(电池组电压)
- :预放过程中电容充电电流
- :预放电回路串联限流电阻
- :后级电路等效输入电容
- :回路时间常数
3. 参数选取方法
3.1 已知输入条件
设计预放电路前,需明确以下输入:
| 输入参数 | 符号 | 含义 |
|---|---|---|
| 电池组电压范围 | ~ | 由电芯串并联数决定 |
| 后级输入电容 | 由DAB/逆变器输入滤波设计决定 | |
| 允许最大冲击电流 | 由预放MOS和预放电阻额定电流决定 | |
| 允许最长预放时间 | 由系统启动时序约束决定 | |
| 主MOS合闸压差阈值 | 主MOS合闸时允许的最大残余压差 |
3.2 预放电阻R的选取
R 由峰值电流约束确定(最核心约束):
设计考量:
- R越大,峰值电流越小,对器件越安全
- R越大,RC时间常数越大,预放时间越长
- 需在”电流安全”和”预放时间”之间平衡
举例:若电池组最高电压为46.8V,预放MOS安全电流为3A:
取整选择 R = 25Ω,则峰值电流 = 46.8/25 = 1.87A,留有充分裕度。
3.3 预放时间计算
确定R后,预放时间取决于RC时间常数和目标压差阈值ΔV:
推导:要求电容电压充至 :
关键结论:预放时间与电池电压呈对数关系增长。电压越高,预放时间越长,但增长速度递减。
3.4 预放时间验证
需确认所有工况下预放时间不超过系统允许的最大启动时间:
若不满足,有以下调整手段:
- 减小R(会增加峰值电流,需评估器件耐受)
- 增大ΔV(会增加主MOS合闸冲击电流)
- 减小C(需后级电路配合修改)
3.5 参数选取流程总结
Step 1: 确定 C(后级电路给定)
Step 2: 确定 I_max(预放MOS/电阻安全电流)
Step 3: 计算 R_min = V_max / I_max
Step 4: 选取 R ≥ R_min(标准阻值,留裕度)
Step 5: 计算 τ = RC
Step 6: 计算最长预放时间 t = τ × ln(V_max / ΔV)
Step 7: 验证 t ≤ t_max,若不满足回到Step 3调整
Step 8: 计算电阻功耗和能量,选择合适封装
4. 预放时间详细计算
4.1 各时间常数对应充电比例
| 经过时间 | 电容电压 / 电池电压 | 残余压差 / 电池电压 |
|---|---|---|
| 1τ | 63.2% | 36.8% |
| 2τ | 86.5% | 13.5% |
| 3τ | 95.0% | 5.0% |
| 4τ | 98.2% | 1.8% |
| 5τ | 99.3% | 0.7% |
4.2只剩下 设计实例
以下参数为例:R = 25Ω, C = 22.4mF, ΔV = 2.5V
| 电池组电压 | τ = RC | 预放时间 t = τ×ln(Vu/ΔV) | 备注 |
|---|---|---|---|
| 21.6V | 560ms | 1.21s | 最低压 |
| 24.0V | 560ms | 1.27s | — |
| 36.0V | 560ms | 1.49s | — |
| 43.2V | 560ms | 1.59s | — |
| 46.8V | 560ms | 1.65s | 最高压,最慢 |
所有工况预放时间均在2s以内,远小于5s超时限制。
5. 电流计算
5.1 峰值电流
这是 t=0 时刻(预放MOS刚闭合)的瞬态电流,为整个预放过程最大值。
选型关键:预放MOS和预放电阻的额定电流/脉冲电流必须覆盖此值。
| 电池组电压 | 峰值电流 (R=25Ω) |
|---|---|
| 21.6V | 0.86A |
| 46.8V | 1.87A |
5.2 电流衰减
电流按指数规律衰减:
| 时间点 | 电流 / 峰值电流 |
|---|---|
| t = 0 | 100% |
| t = 1τ | 36.8% |
| t = 2τ | 13.5% |
| t = 3τ | 5.0% |
预放完成(3τ左右)时,残余电流仅为峰值的5%,此时闭合主MOS不会产生明显冲击。
5.3 主MOS合闸瞬间冲击电流
预放完成后闭合主MOS,合闸冲击电流为:
其中 为主回路总阻抗(包含MOS导通电阻、连接器阻抗、PCB走线等),通常在mΩ级别。
以 ΔV = 2.5V, = 10mΩ 为例: = 250A
因此 ΔV 的选取需同时考虑主MOS和主回路器件的脉冲电流承受能力。若 250A 超出器件安全范围,需减小 ΔV(即延长预放时间或减小R使预放更充分)。
6. 预放电阻热设计
6.1 瞬态峰值功耗
| 参数组合 | 峰值功耗 |
|---|---|
| 46.8V / 25Ω | 87.6W |
| 21.6V / 25Ω | 18.7W |
6.2 单次预放总能量
电阻消耗的总能量等于电容从0充至Vu过程中储存的能量:
| 电池组电压 | 单次耗能 |
|---|---|
| 21.6V | 5.2J |
| 46.8V | 24.5J |
6.3 电阻选型关键指标
| 指标 | 计算方法 | 含义 |
|---|---|---|
| 脉冲峰值功率 | 电阻瞬态不损坏 | |
| 单脉冲能量 | 单次预放电阻温升可接受 | |
| 连续功率 | 反复预放场景下的稳态散热 |
其中 为预放频次(次/秒)。正常使用中预放频次很低(开机一次),但需考虑反复失败重试场景(如25s重试周期内连续3次)。
最恶劣热场景:25s内连续预放3次,等效连续功率 = 3 × 24.5J / 25s ≈ 2.9W。
6.4 电阻选型建议
| 参数 | 最低要求 | 建议取值 | 选取依据 |
|---|---|---|---|
| 阻值 | 标准值上取整 | 峰值电流约束 | |
| 脉冲功率 | ≥ 1.5倍计算值 | 单次瞬态安全 | |
| 脉冲能量 | ≥ 1.5倍计算值 | 单次温升安全 | |
| 额定功率 | 见最恶劣热场景 | ≥ 5W | 反复失败重试散热 |
| 耐压 | ≥ 1.5 × | 瞬态耐压安全 |
7. 软件控制逻辑参数设计
7.1 预放成功判据选取
| 参数 | 选取依据 |
|---|---|
| 压差阈值 ΔV | 由主MOS合闸冲击电流承受能力反推:ΔV = I_inrush_max × R_loop |
| 判定超时 T_timeout | 需覆盖最长预放时间并留裕度:T_timeout > t_worst × safety_factor |
| 最低电压门限 | 低于该电压认为电池欠压,不应启动预放 |
7.2 预放失败快判条件
目的:快速识别硬件故障,避免无意义等待。
| 故障场景 | 现象 | 判据设计 |
|---|---|---|
| 预放电阻开路 | 电容无法充电,PACK电压始终为0 | 短时间内(如500ms)PACK电压仍≤5V |
| 后级严重短路 | 电容被短路,电压无法建立 | 同上 |
| 预放回路高阻 | 充电极慢,超时未达标 | 超过T_timeout后压差仍>ΔV |
7.3 失败重试策略设计原则
| 策略参数 | 建议 | 理由 |
|---|---|---|
| 重试间隔 | 20~30s | 等待电阻冷却、瞬态故障恢复 |
| 最大重试次数 | 3次 | 多次失败说明非瞬态故障,继续重试无益 |
| 锁定恢复时间 | 10min | 硬件故障可能需要时间散热/恢复 |
| 次数衰减周期 | 3min/次 | 间歇性故障场景下允许缓慢恢复 |
8. 设计检查清单
设计完成后,按以下清单逐项验证:
- 最高电压下峰值电流 < 预放MOS安全电流
- 最高电压下预放时间 < 超时限制
- 预放电阻脉冲功率/能量满足降额要求
- 合闸压差对应的冲击电流 < 主MOS安全脉冲电流
- 连续失败重试场景下电阻平均功耗 < 额定功率
- 软件超时时间覆盖理论最长预放时间(建议 ≥ 3倍)
- 预放MOS驱动电路可靠性(避免误开通导致电阻持续通电过热)